전체 RF전반 안테나 시뮬레이션 SI/PI/EMI 총 게시물 2,753건, 최근 0 건 안내 글답변 · 이름 · 패스워드 · 이메일 · 홈페이지 · 옵션 html · 분류 선택하세요RF전반 안테나 시뮬레이션 SI/PI/EMI · 제목 · 내용 > > > 안녕하세요. > 내용은 질문 그대로 입니다. > > RF 증폭기가 들어가는 회로를 설계할 때, RF 증폭기의 입력 레벨을 정해할 때, 출력 P1dB 기준으로 얼마나 여유를 가져야 할까요? > > 예를 들면, 출력 P1dB이 20dBm, 이득이 15dB인 RF 증폭기라면 P1dB기준으로 10dB 여유를 갖도록 입력레벨이 -25dBm을 넘지 않도록 설계해야할까요? > > 마땅히 물어볼 곳이 없어, 이곳에 문의 드립니다. > > 임시저장 · 파일 + - · 자동등록방지 자동등록방지 숫자음성듣기 새로고침 자동등록방지 숫자를 순서대로 입력하세요.   글저장  목록