전체 RF전반 안테나 시뮬레이션 SI/PI/EMI 총 게시물 2,753건, 최근 0 건 안내 글답변 · 이름 · 패스워드 · 이메일 · 홈페이지 · 옵션 html · 분류 선택하세요RF전반 안테나 시뮬레이션 SI/PI/EMI · 제목 · 내용 > > > Loss는 기판 높이와 높은 주파수에 의한 영향이 크고요, 설계방식이 잘못되서 loss가 큰건 아닌거 같습니다. > 보통 원통형 그려 pec로 대다수가 비아설정하지 않을까요? > HFSS는 원통형 아니면 홀 표면에 퍼펙트E 설정하고요. > 추가로 위/아래 선로가 지나가면 아이솔레이션도 안좋아서 손실이 더 큼니다. > > > > > > > > > > 안녕하세요. > > CST로 MicroStrip과 StripLine 간에 연결 시뮬레이션을 위해 도중에 VIA를 뚫어야 할 일이 생겼습니다.. > > > > MicroStrip은 외부에 들어난 라인이고 StripLine은 기판 내부를 지나는 라인으로 알고 있습니다. > > 두 라인을 이을려면 via로 연결을 해야하는 상황인데 CST 같은 3D 툴로 단순히 라인과 같은 재질의 원형으로 연결하고 시뮬레이션 하니 Loss가 매우 안좋게 나옵니다.. > > 혹시 두 라인 간에 상호 알맞는 via를 만들려면 CST에서 어떤식으로 구현해야하는지 고수님들께 질문 드립니다 ㅠㅠ > > > > 구글에 찾다보니 제가 원하는 식의 형태가 있어 첨부합니다만.. > > 라인의 Width / Via의 파이값 / 라인과 via가 연결되는 포인트의 동그라미 크기 등 자세히 나와있는게 없어서 무작정 따라서 해보는 법 밖에 없습니다 ㅠ > > > > 부디 도움을 요청드립니다. > > > > > > 임시저장 · 파일 + - · 자동등록방지 자동등록방지 숫자음성듣기 새로고침 자동등록방지 숫자를 순서대로 입력하세요.   글저장  목록