총 게시물 2,385건, 최근 0 건 안내 글쓰기
이전글  다음글  목록 수정 삭제 답변 글쓰기
[시뮬레이션]

Re: Re: Re: Re: CST 시뮬레이션 질문이 있습니다.. 도와주세요

글쓴이 : s알못 날짜 : 2021-07-28 (수) 16:46 조회 : 253
유전율 7.8 Loss탄젠트 0.0015 (10GHz ) 인 재질로 했었네요.
따로 이름은 없고 제가 임의로 지정한 재질입니다.. 이게 문젠가 싶네요...
두께는 0.5mm 였고( 0.25mm 크기로 2장 겹쳤습니다. 그 사이에 Stripline이 구현되고 외부에 Microstrip을 만들었습니다.) 계산기에 맞게 선로 width 조정하고 단순 원통형 모델에 PEC 재질 설정해서 Microstrip 하고 StripLine 연결하는 식으로 했었습니다..


 >
 >
 > pcb 무슨 재질로 하신건가요?~
>
>  >
>  >
>  > 답변 감사합니다..!
> > 일단 대답해주신대로 via나 line은 전부 PEC로 되어 있습니다.
> > 위/아래 선로도 겹치치 않아 아이솔레이션이 안좋진 않을 것 같습니다.
> > Loss가 그냥 라인처럼 0.05~0.2dB 정도로 낮아야 될텐데 막 15~20dB씩 나와서 제가 다른 실수가 있는가 싶습니다 ㅠ 주파수는 9~12Ghz 대역이구요.
> > 보통 line은 기판의 두께나 유전율에의해 width가 정해지는 것 처럼 via 또한 다른 공식이 있는지 뭐 검색해도 안나와서 무작정 연결하고 차후 튜닝으로 맞추는 방법 밖에 없는건가 싶어서 질문 드렸어요ㅠ...
> >
> >
> >  >
> >  >
> >  > Loss는 기판 높이와 높은 주파수에 의한 영향이 크고요,  설계방식이 잘못되서 loss가 큰건 아닌거 같습니다.
> > > 보통 원통형 그려 pec로 대다수가 비아설정하지 않을까요?
> > > HFSS는 원통형 아니면 홀 표면에 퍼펙트E 설정하고요.
> > > 추가로 위/아래 선로가 지나가면 아이솔레이션도 안좋아서 손실이 더 큼니다.
> > >
> > >
> > >
> > >
> > >  >
> > >  >
> > >  > 안녕하세요.
> > > > CST로 MicroStrip과 StripLine 간에 연결 시뮬레이션을 위해 도중에 VIA를 뚫어야 할 일이 생겼습니다..
> > > >
> > > > MicroStrip은 외부에 들어난 라인이고 StripLine은 기판 내부를 지나는 라인으로 알고 있습니다.
> > > > 두 라인을 이을려면 via로 연결을 해야하는 상황인데 CST 같은 3D 툴로 단순히 라인과 같은 재질의 원형으로 연결하고 시뮬레이션 하니 Loss가 매우 안좋게 나옵니다..
> > > > 혹시 두 라인 간에 상호 알맞는 via를 만들려면 CST에서 어떤식으로 구현해야하는지 고수님들께 질문 드립니다 ㅠㅠ
> > > >
> > > > 구글에 찾다보니 제가 원하는 식의 형태가 있어 첨부합니다만..
> > > > 라인의 Width / Via의 파이값 / 라인과 via가 연결되는 포인트의 동그라미 크기 등 자세히 나와있는게 없어서 무작정 따라서 해보는 법 밖에 없습니다 ㅠ
> > > >
> > > > 부디 도움을 요청드립니다.
> > >  >
> > >  >
> >  >
> >  >
>  >
>  >
 >
 >

이전글  다음글  목록 수정 삭제 답변 글쓰기