안녕하세요.
phase noise(위상잡음) 분석에 관한 자료를 찾아보는데, 쉽게 찾을 수 없어 이곳에 문의 드립니다.
아래와 같은 phase noise 특성르 갖는 PLL 출려단에 삽입손실 0.5dB 특성을 갖는 커플러와 이득을 10dB인 증폭기를 추가한다면, phase noise가 어떻게 변경되는지 분석하는 방법이나 자료에 대해 문의 드립니다.
PLL 단독 위상 잡음
-34dBc/Hz @10Hz offset
-66dBc/Hz @100Hz offset
-92dBc/Hz @1kHz offset
-95dBc/Hz @10kHz offset
-96dBc/Hz @100kHz offset
-107dBc/Hz @1MHz offset
-125dBc/Hz @10MHz offset
-125dBc/Hz @45MHz offset
