설계 target으로 하는 tuning range를 cover할 수 있는 Kvco 중 margin 두고 minimum 을 취하는게 일반적입니다.
Kvco가 크다면 Vtune의 noise가 PLL output에 noise가 될 수 있는 가능성이 높아지겠지요.
phase noise는 noise simulation을 따로 해서 보아야 하는데 그렇게 하신건지는 모르겠군요.
설계 target은 알 수 없으나 80MHz가 커보이지는 않습니다.
>
>
> 공부를 좀 하고 질문드려야 하나 보고서 제출이 얼마 남지 않아 부득이 문의 드려 봅니다.
> VCO의 튜닝 주파수가 넓으면 넓을수록 Phase noise 특성에 영향을 주는지 궁금합니다.
> 어째 어째 설계해서 약 튜닝 대역이 80MHz/V 정도 나옵니다.
> 바렉트 다이오드 변경해서 튜닝 대역을 좁혀도 그닥 phase noise는 크게 변화는 없던데.
> 이게 나중에 PLL과 연동할 때 문제가 될 수도 있나요?
> 질문이 말이 되는 건지 모르지만 아시는 분 있으시면 지나치지 마시고 불쌍한 중생
> 구재 부탁드립니다.
> 오늘도 고생들 하셨습니다.
>
>
